

리눅스 2.2 - TLB와 HugeTLB

남궁명수

[1] 하드웨어 구조: TLB 캐시의 내부 분리

최신 CPU(intel, AMD 등) 내부의 TLB 캐시는 내부적으로 칸이 나누어져 있다.

- 4KB용 TLB 칸: 일반적인 작은 페이지 주소를 저장하는 칸
- Huge Page용 TLB 칸(2MB/1GB): 거대한 HugeTLB 주소를 저장하는 칸

CPU는 주소를 찾아야 할 때, 이 두 칸을 동시에(병렬로) 눈 깜빡할 사이에 검색한다.

[2] 동작 과정

프로그램이 메모리에 접근하려고 할 때, CPU 내부와 RAM 사이에서는 다음과 같은 일이 일어난다.

[1단계] CPU 내부 TLB에서 동시 검색

- CPU가 가상 주소를 들고 CPU 내부의 TLB 캐시를 먼저 확인한다.
- 이때 4KB 칸과 Huge Page 칸을 동시에 검색한다.

[2단계] 결과에 따른 분기(Hit vs Miss)

- 상황 A) TLB Hit(캐시 적중)
 - TLB 캐시의 Huge Page 칸에서 주소를 바로 찾는다.
 - “이 주소는 RAM에 있는 HugeTLB(2MB) 구역이다!”하고 곧바로 알아채고, RAM의 HugeTLB 공간으로 직접 점프해서 데이터를 읽어온다.(가장 빠른 경로)
- 상황 B) TLB Miss(캐시 미스 - 주소가 없음)
 - CPU 내부 TLB에 주소 정보가 없다. 이제 RAM에 있는 주소록(Page Table)을 직접 뒤지러 내려간다.
 - 주소록을 읽어 내려가다 보니, 중간(PMD 레벨)에 “여기서부터 2MB짜리 HugeTLB 영역임”이라는 표시(Page Directory Entry의 Huge Page Bit)를 발견한다.

[3단계] 업데이트 및 데이터 로드

- RAM에서 HugeTLB 영역임을 확인한 CPU는 두 가지 일을 한다.
 - 1. [CPU 내부로] “다음엔 헤메지마”하고 CPU 내부의 TLB의 Huge Page 칸에 이 주소 정보를 쏙 집어 넣는다.
 - 2. [RAM에서] 실제 HugeTLB(RAM 공간)에 저장되어 있던 데이터를 프로그램에게 전달한다.